This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-046493

(43) Date of publication of application: 28.02.1987

(51)Int.CI.

G11C 17/00

(21)Application number: 60-184115

(71)Applicant: HITACHI LTD

(22)Date of filing:

23.08.1985


(72)Inventor: HABUKA TOSHITO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To shorten a time required for rewriting to a ROM while keeping a complete float by simultaneously carrying out a saving operation of the non- writing data and writing operation of the data in parallel.

CONSTITUTION: During rewriting a ROM 2, a selecting signal X0 applied to a data selecting circuit 23 is also applied to latches A, B. Thereby, respective modes of reading and writing of the latches A, B are individually controlled, and during rewriting the memory data, the non-rewriting data D1b erased once is read and is latch B performs a holding and saving operation and the latch A in which the writing data is held performs a data writing externally, simultaneously and in parallel.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-46493

@Int.Cl.4

識別記号

厅内整理番号

母公開 昭和62年(1987) 2月28日

G 11 C 17/00

1 0 1 6549-5B

審査請求 未請求 発明の数 1 (全 9.頁)

9発明の名称 半導体集積回路装置

②特 頤 昭60-184115

愛出 頭 昭60(1985)8月23日

高崎市西横手町111番地 株式会社日立製作所高崎工場内

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 小川 勝男 外1名

明細 🖀

発明の名称 半導体集積回路装置 毎貯積束の範囲

1. データ書換部分の記憶データ退避のために復数のラッチ回路を有する知気的に消去なよび書込可能な不揮発性メモリと、上記ラッチ回路を介して記憶データの審き換えあるいは説出を行うデジタル回路とが一緒に形成された半導体集積に得って、上記記憶データの審き換えに除って一旦消去される非音換をであるラッチ回路に外が保持されるラッチ回路に外部からのデータが保持されるラッチ回路に対がの時に対するようにしたことを特徴とする半導体集積回路装置。

2. 上記不揮発性メモリの音を換えに際して、上記複数のラッチ回路は、アドレスによって選択されたラッチ回路だけが外部からのデータを書き込まれ、他の非選択のラッチ回路はメモリ内の非音換部分の記憶データが音を込まれるように構成さ

れているととを特徴とする特許請求の範囲第1項 記載の半遅体集積回路装置。

発明の詳細な説明

(技術分野)

との発明は、半導体集積回路装置技術さらには EEP-ROM(電気的に消去および書込可能な メモリ: BA-ROMとも呼ばれる。)と、この EEP-ROMを使用するデジタル回路とが一緒 に形成された半導体集積回路装置に適用して特に 有効な技術に関するもので、例えばEEP-RO Mが搭載されたシングルチップ型マイクロ・コン ビュータに利用して有効な技術に関するものであ る。

(背景技術)

例えば、メモリとデジタル回路とが一緒に形成された半導体集積回路装置としては、いわゆるシングルチップ型マイクロ・コンピュータが典型的である。

とのシングルチップ型マイクロ・コンピュータ は、例えば機器の組込み用として多く使用され、 ダ 4 図は E E P - R O M を備えたマイクロ・コンピュータの一例を示す。

回図に示すマイクロ・コンピュータはシングル チェブ型マイクロ・コンピュータとして構成され るものであって、デジタル回路としてのCPU(中

ラッチ回路A、Bは、それぞれが1パイトずつ のデータを保持し、金体としては1ワードのデー タを保持する。このラッチ回路A、Bには、アド レスA×の上位桁によって指定された部分の配像 データが1ワード単位で一時的に保持・退避させ ちれる。

アドレスデョーダ22は、アドレスA×の上位 桁に基づいて、上記記録セルアレイ21の中の任 意の17ードデータを選択するワード選択信号X1 ~X5を出力する。これとともに、そのアドレス A×の下位桁に基づいて、上記ラッチ回路A、B のいずれか一方を選択するタッチ選択信号Xoを 出力する。

データ選択回路 2 3 は一種の切換回路であって、 上記ラッチ選択信号 X 0 によって制御される。

第5回は、上述したマイクロ・コンピュータに Mいて、EEP-ROM2の記憶データの一部を 着き換えるときの動作例を示す。

また、第6図(a)(b)(c)は、EEP-ROM2の記憶データの一部を書き換える場合において、その

央処理ユニット) 1 と、 電気的に消去かよびむ込 可能な!モリとしてのEEP-ROM2を有する。 CPU1とEEP-ROM2は、アドレスパスL1、 データパスL2、および制卸パスL3を介して接 続されている。

CPU1は、アドレスA×および統出/書込制 即信号R/Wなどを発生してEEP-ROM2を アクセスし、データパスL2を介してデータD× の長受を行う。

EEP-ROM2は、配像セルアレイ21、ア ドレスデコーダ22、ラッチ回路A,B、および データ選択回路23などを有する。

記憶セルアレイ21には、例えば2パイト(2×8ピット)を1ワードとする記憶行が5行配列され、全体として10パイト(2パイト×5ワード=10パイト)の記憶容量をもっている。D1a、D1b~D5a、D5bはそれぞれ1パイトずつの記像データを示す。各記像データD1a、D1b~D5a、D5bは、2パイト(1ワード)を単位として消去、書き込みされるようになっている。

EEP-ROM 2内の状態の変化を段階的に分けて示す。

第5 図および第6 図において、例えばEEP-ROM 2内のドバイトの記憶データDal を暫き換える場合には、先ず、無1 段階として、CPUIからアドレスA×をEEP-ROM 2 に与える。とれにより、第6 図(a)に示すように、EEP-ROM 2 内の記憶セルアレイ 2 1 から目的の記憶データDalを含む1ワードデータ(Dal, Dab)が読出されて、ラッチ回路A, Bに保持・退避される。

次に、第2段階として、との時点で就出/書込制御信号R/Wを存込指定モードに設定する。とれにより、第6図(b)に示すように、上記ラッチ回路A、Bのうち、データ選択回路23で選択された方のラッチ回路Aの保持データDaiが、任意の客込データDxに書き換えられる。

との後、第3段階として、第6図(c)に示すよう に、ラッチ回路A,Bの各保持データDx,D1b が記憶セルアレイ21内の元の記憶位置に書き込 まれる。

以上のようにして、BEP-ROM2内の任意 の1パイトデータを指定して客を換えることがで きるようになっている。

しかしながら、上述したマイクロ・コンピュータでは、上記EEP-ROM2の記憶データの供き換えに際して、次のような問題点のあることが
本祭明者によって明らかとされた。

すなわち、前述したマイクロ・コンピュータでは、EEP-ROM2内の配徴データを替き換えるのに際して、(1)記憶データを鋭出してラッチ回路A、Bに保持・退避させる、(2)ラッチ回路A、Bに保持でよるで部分的に登き換える。(3)ラッチ回路の保持データを元の記憶位置に書き込む、以上の3つの動作(1)(2)(3)を時分割で段階的に行うようになっている。従って、上記EEP-ROM2内の記憶データの書き換えが一通り完了するには、第5図に示すように、動作(1)(2)の実行にそれぞれに受する時間 t 1 。 t 2 を合計した時間(t 1 + t 2)が必要であった。そして、この合

面から明らかにたるであろう。

(発明の概要)

本願において開示される発明のうち代表的なものを簡単に説明すれば、下記のとおりである。

すなわち、EEP-ROM内の記憶データの沓き換えに際し、(1)記憶データを読出してラッチ回路A,Bに保持・退避させる。(2)ラッチ回路A,Bに保持されたデータを部分的に審き換える。(3)ラッチ回路の保持データを元の記憶位優に審き込む、以上の3つの動作(1)(2)(3)のうち、(1)と(2)の動作を並行して同時に行わせる构成によって、そのEEP-ROMへのアクセス時間を、十分な客込余裕時間を確保しつつ短縮化することを可能にする、という目的を達成するものである。

以下、との発明の代表的な契約例を図面を参照 しながら説明する。

なお、図面において同一符号は同一あるいは相 当部分を示す。

第1図は、この発明が適用されたマイクロ・コ

計時間(ti+t2)がEEP-ROM2の見掛け上のアクセス時間tacとなっていた。このように、EEP-ROM2の配像データを書き換える場合には、その配像データの銃出だけを行う場合に比べて、かなり長い時間を要する。また、ラッチ回路A、Bに配像データを一旦既出した役にて移込の動作を行っていたため、上記なき扱ったで移込の動作を行っていたため、上記なき扱うに割り当てることができる時間が少なくなって、書込余裕時間(なる、という問題が生じるようになる。

(発明の目的)

との発明の目的は、EEP-ROMを内蔵した 半導体集役回路装置にあって、そのEEP-RO Mへの書き換え所要時間を、十分太書込余裕時間 を確保しつつ短縮化することを可能にする技術を 提供することにある。

との発明の前記ならびにそのほかの目的と新規な特徴については、本明細律の記述なよび続付図

ンピュータの一突施例を示す。

同図に示すマイクロ・コンピュータは基本的には前述したものと同様である。すなわち、同図に示すマイクロ・ゴンピュータはシングルチップ型マイクロ・コンピュータとして構成され、デジタル回路としてのCPU(中央処理ユニット)1と、電気的に消去および登込可能なメモリとしてのEEP-ROM2を有する。CPU1とEEP-ROM2は、アドレスパスL1、データパスL2、および制御パスL3を介して接続されている。

CPU1は、アドレスA×および統出/審込制 倒信号R/Wたどを発生してEEP-ROM2を アクセスし、データバスL2を介してデータD× の授受を行う。

BBP-ROM2は、配像セルアレイ21、ナ ドレスデコーダ22、ラッチ回路A,B、および データ選択回路23などを有する。

記憶セルアレイ21には、例えば2パイト(2×8ピット)を1ワードとする記憶行が5行配列され、全体として10パイト(2パイト×5ワー

特開昭62-46493 (4)

ドロ10パイト)の記憶容量をもっている。DIa, D1b~D5a, D5b はそれぞれ1パイトずつ の記憶データを示す。各記像データ D1a, D1b ~D5a, D5bは、2パイト(1ワード)を単 位として消去者を込みされるようになっている。

ラッチ回路A、Bは、それぞれが1パイトずつのデータを保持し、金体としては1ワードのデータを保持する。とのラッチ回路A、Bには、アドレスA×の上位桁によって指定された部分の配像データが1ワード単位で一時的に保持・退離させられる。

アドレスデコーダ 2 2 は、アドレスA×の上位 桁に基づいて、上記記憶セルアレイ 2 1 の中の任 窓の1 ワードデータを選択するワード選択信号 X 1 ~ X 5 を出力する。これとともに、そのアドレス A×の下位桁に基づいて、上記ラッチ回路 A、B のいずれか一方を選択するラッチ選択信号 X o を 出力する。

データ選択回路23は一種の切換回路であって、 上記ラッチ選択信号Xoによって制御される。

また、第3図(a)(b)は、EEP-ROM2の配像 データの一部を書き換える場合において、そのE EP-ROM2内の状態の変化を2段階に分けて 示す。

第2図かよび第3図にかいて、例えばEEP-ROM2内の1パイトの記憶データDa1を書き換える場合には、先す、第1段階として、CPU1からアドレスA×かよび書込データD×をEEP-ROM2に与える。これと何時に、院出/書込制即信号R/Wを書込指定モードに設定する。すると、第3図(4)に示すように、書き換えに伴って一旦消去される非書換データD1かが院出されてラッチ回路Bに保持・退避させられる動作とともに、ラッチ回路Aに外部からの書込データD×が書き込まれる動作が、同時に行われる。つまり、とこでは、前述した第1、第2の2つの段階の動作(1)(2)が並行して同時に行われる。

だって、この第1段階の後は、ただちに前述し た第3段階の動作(3)に相当する動作に入ることが できる。すなわち、ここでは、第2の段階にて、

上述した構成に加えて、との実施例では、上記 EEP-ROM2の書き換えに願して、上記2つ のファナ回路A,Bは、アドレスA×の下位桁に よって選択されたラッナ回路だけが外部からのデ ーメを答え込まれ、他の非選択のラッチ回路はメ モリセル21内の非督換部分の記憶データが書き 込まれるように構成されている。とのため、答き 換え時には、データ選択回路23に与えられる選 択信号Xοがラッチ回路A,Bにも与えられるよ うになっている。これによって、ラッチ国路人, Bの読出/書込のモードが個別に制御され、記憶 データの書き換えに際しては、その書き換えに伴 って一旦待去される非常換データD1bを読出し てラッチ回路Bに保持・透避させる動作と、普込 データが保持されるラッチ回路に外部からデータ の書込を行り動作とを、互いに並行して同時に行 わせられるようになっている。

第2図は、上述したマイクロ・コンピュータに おいて、EEP-ROM2の記憶データの一部を 書き換えるときの動作例を示す。

第3図(b)に示すように、ラッチ回路A,Bの各保 持データD×,D1 b が記憶セルアレイ・2 1 内の 元の記憶位置に書き込まれる。

以上のよりにして、書き換え動作の最初から書込動作を行うととにより、BEP-ROM2内の任意の1パイトデータが短いアクセス時間(tac = t2)で完了する。これにより、BEP-ROM2への母き換え所要時間(tac)を、十分な書込余裕時間を確保しつつ短縮化するととができるようになる。

(効果)

(1) E E P - R O M 内の配催データの養き換えに 際し、(1) 配億データを統出してラッチ回路 A · B に保持・退避させる、(2) ラッチ回路 A · B に保持 されたデータを部分的に奢き換える、(3) ラッチ回 路の保持データを元の配遣位置に書き込む、以上 の3つの動作(1)(2)(3)のうち、(1)と(2)の動作を並行 して同時に行わせる構成によって、その E E P -R O M へのアクセス時間を、十分な養込余裕時間 を確保しつつ短縮化することができるようになる、

特開昭62-46493 (6)

という効果が得られる。

以上本発明者によってなされた発明を契約例に あづき具体的に説明したが、との発明は上紀実施 例に限定されるものではなく、その要旨を急脱し ない範囲で積々変更可能であることはいりまでも ない。例えば、上記EEP-ROM2の記憶デー タ構成は、2パイト1ワード以外の組合せであっ てもよい。

(利用分野)

以上、本勢明者によってなされた発明をその背景となった利用分野であるシングルチップ型マイクロ・コンピュータに適用した場合について説明したが、それに限定されるものではなく、例えば 演算プロセッサや通信インターフェースなどの周辺機能用の半導体集積回路装置などにも適用できる。

図面の簡単な説明

第1図はこの発明が適用されたEEP-ROM 内蔵のシングルチップ型マイクロ・コンピュータ を示すプロック図、

ッチ回路、L1…アドレスパス、L2*…データパ* ス、L3… 制限パス、D× … 皆込データ、 A× … アドレス。

代理人 弁理士 小川 勝 男



第2図はとの発明が適用されたシングルチップ 型マイクロ・コンピュータにおけるBEP-RO Mの書き換え動作の一例を示すタイミングチャート、

第3図(a),(b)はとの発明が適用されたシングルチップ型マイクロ・コンピュータがEEP-ROMの各を換え動作を行うときの状態を段階別に示した図、


類4図は従来のEEP-ROM内蔵シングルチップ型でイタロドコンピュータの構成例を示すブロック図、


第 5 図は従来のシングルチップ型マイタロ・コンピュータにかける E E P - R O M の書き換え動作の一例を示すタイミングチャート、


無 6 図(a)(b)(c)は従来のシングルチップ型マイクロ・コンピュータがEEP-ROMの書き換え動作を行うときの状態を段階別に示した図である。

1…CPU(中央処理ユニット)、2…EEP -ROM、21…記憶セルアレイ、22…アドレ スデコーダ、23…データ選択回路、A.B…ラ


第 2 🖾











第 4 図

